प्रकाश या ध्वनि जैसी सूचनाओं को एक बिंदु से दूसरे बिंदु तक संसाधित करने के लिए हम एनालॉग सिग्नल के रूप में उचित इनपुट देकर एनालॉग सर्किट का उपयोग कर सकते हैं। इस प्रक्रिया में, इनपुट एनालॉग सिग्नल द्वारा शोर उठाए जाने की संभावना होती है और इससे आउटपुट सिग्नल में नुकसान हो सकता है, इसका मतलब है कि हम इनपुट स्तर पर जो भी इनपुट प्रोसेस कर रहे हैं वह आउटपुट स्टेज के बराबर नहीं है। करने के लिए, इन डिजिटल सर्किटों को लागू किया जाता है। डिजिटल सर्किट को लॉजिक गेट्स के साथ डिजाइन किया जा सकता है। लॉजिक गेट्स एक इलेक्ट्रॉनिक सर्किट है जो उनके इनपुट के आधार पर लॉजिकल ऑपरेशन करता है और आउटपुट को केवल एक बिट देता है, या तो कम (लॉजिक 0 = जीरो वोल्टेज) या हाई (लॉजिक 1 = हाई वोल्टेज)। कॉम्बिनेशन सर्किट को एक से अधिक लॉजिक गेट के साथ डिजाइन किया जा सकता है। ये सर्किट तेज और समय-स्वतंत्र हैं और इनपुट और आउटपुट के बीच कोई प्रतिक्रिया नहीं है। संयुक्त परिपथ अंकगणित और बूलियन संक्रियाओं के लिए उपयोगी होते हैं। संयोजन सर्किट के सर्वोत्तम उदाहरणों में आधा योजक, पूर्ण योजक, आधा घटाव, पूर्ण घटाव, बहुसंकेतक, डिमल्टीप्लेक्सर्स, एन्कोडर और डिकोडर शामिल हैं। आधा घटाव क्या है? जैसा कि ऊपर कहा गया है आधा घटाव एक संयोजन सर्किट है और जैसा कि नाम से जाना जाता है इनपुट से दो बिट्स को घटाने के लिए प्रयोग किया जाता है। यहां सबट्रैक्टर का आउटपुट विशुद्ध रूप से वर्तमान इनपुट पर निर्भर है और यह पिछले चरणों पर निर्भर नहीं है। हाफ-सबट्रैक्टर आउटपुट अंतर और बैरो हैं। यह अर्थमेटिक घटाव के समान है, जहां अगर सबट्रेंड मिन्यूएंड से बड़ा है तो हम उधार बी = 1 के लिए जाएंगे या फिर उधार शून्य बी = 0 रहेगा। इसे बेहतर ढंग से समझने के लिए नीचे दिखाए गए सत्य तालिका में आते हैं। अर्ध-घटक-ब्लॉक-आरेख

आधा-घटक-ब्लॉक-आरेख सत्य तालिकाआधा-घटाव सत्य तालिका इनपुट चरणों में लागू किए गए इनपुट के अनुसार आउटपुट मान दिखाती है। सत्य तालिका को दो भागों में बांटा गया है। बाएं भाग को इनपुट चरण के रूप में दर्शाया गया है और दाएं भाग को आउटपुट चरण के रूप में दर्शाया गया है। डिजिटल सर्किट में, इनपुट 0 और इनपुट 1 तर्क कम और तर्क उच्च इंगित करता है। कॉन्फ़िगरेशन के अनुसार, लॉजिक लो का अर्थ है शून्य वोल्टेज, लॉजिक हाई का अर्थ है उच्च वोल्टेज (जैसे 5V, 7V, 12V आदि)। इनपुट आउटपुट इनपुट - ए इनपुट - बीडी अंतर -डीबीरो - बी 000010 1001111100 सत्य तालिका स्पष्टीकरण जब इनपुट ए और बी शून्य होते हैं तो आधा घटाव डी और बी के आउटपुट भी शून्य होते हैं। जब इनपुट ए अधिक होता है और बी शून्य होता है तो अंतर उच्च होता है, 1 और बैरो शून्य होता है जब इनपुट ए शून्य होता है और इनपुट बी अधिक होता है, तो डी और बी के आउटपुट संबंधित के साथ उच्च होते हैं। जब दोनों इनपुट उच्च होते हैं तो हाफ-सबट्रैक्टर के दोनों आउटपुट शून्य होते हैं। उपरोक्त सत्य तालिका से, हम कर सकते हैं अंतर (डी) और बैरो (बी) के लिए समीकरण खोजें। अंतर-डी के लिए समीकरण: अंतर उच्च है जब इनपुट ए = 1, बी = 0 और ए = 0, बी = 1। इस कथन से D = AB'+A'B = A⊕B। D समीकरण के अनुसार यह Ex-या गेट को दर्शाता है। D=A⊕BE बैरो-बी के लिए समीकरण: बैरो केवल तभी उच्च होता है जब इनपुट ए कम होता है और बी अधिक होता है। इस बिंदु से, बैरो बी के लिए समीकरण होगा, बी = ए'बीबी = ए'बीउपरोक्त अंतर और बैरो समीकरणों से, हम के-मैपके का उपयोग करके आधा-घटाव सर्किट आरेख तैयार कर सकते हैं - मैपकर्नॉघ नक्शा बूलियन बीजगणित अभिव्यक्ति को सरल करता है आधा सबट्रैक्टर सर्किट के लिए। यह किसी भी सर्किट के लिए बूलियन बीजगणित समीकरण खोजने की आधिकारिक विधि है। आइए K-map.K-Map for डिफरेंस (D) और बैरो (B) का उपयोग करके हाफ-सबट्रैक्टर सर्किट के लिए बूलियन एक्सप्रेशन को हल करें।

अंतर के लिए के-मैप (डी) और बैरो (बी) के-मैप के अनुसार पहला इम्प्लिकेंट ए'बी है और दूसरा इम्प्लिकेंट एबी' है। जब हम इन दो इम्प्लिकेंट समीकरण को सरल करते हैं, तो डीडी के अंतर के लिए सरलीकृत समीकरण प्राप्त होगा। =A'B+AB' तब, D=A⊕B. यह समीकरण केवल एक्स-ओआर गेट को इंगित कर रहा है। बैरो बी के लिए सरलीकृत बूलियन अभिव्यक्ति को खोजने के लिए, हमें उसी प्रक्रिया का पालन करने की आवश्यकता है जिसका हमने अंतर डी के लिए पालन किया था। इसलिए, बी = ए'बी। नंद गेट्स नंद गेट का उपयोग करके आधा घटाव और NOR गेट को यूनिवर्सल गेट कहा जाता है। यहाँ, NAND गेट को यूनिवर्सल गेट कहा जाता है क्योंकि NAND गेट्स के n नंबर कॉम्बिनेशन का उपयोग करके हम किसी भी प्रकार के डिजिटल सर्किट को डिज़ाइन कर सकते हैं। इसी विशेषता के कारण नंद द्वार को सार्वत्रिक द्वार कहा जाता है। अब, हम NAND गेट्स का उपयोग करके अर्ध-सबट्रैक्टर सर्किट डिज़ाइन करते हैं। अर्ध-घटक-कार्यान्वित-साथ-नंद-द्वार

हम पांच नंद द्वारों के साथ अर्ध-घटक सर्किट को डिजाइन कर सकते हैं। ए और बी को नंद गेट के पहले चरण के इनपुट के रूप में मानें, इसका आउटपुट फिर से दूसरे नंद गेट से एक इनपुट के रूप में जुड़ा हुआ है। साथ ही तीसरा नंद गेट। उनके इनपुट के अनुसार, यह आउटपुट देता है और नंद गेट से अंतिम चरण में, अंतर आउटपुट डी और बैरो आउटपुट बी उनके आउटपुट पर होगा। अंतिम अंतर डी आउटपुट समीकरण डी = ए है ⊕B और बैरो B समीकरण B=A'B के रूप में। अर्ध-घटक के निर्माण के लिए NAND द्वारों के विभिन्न संयोजनों का उपयोग करके, अंतर और बैरो के अंतिम समीकरण केवल D= A⊕B और B=A'B होंगे। अनुप्रयोग हाफ सबट्रैक्टर के इन सबट्रैक्टर के विभिन्न अनुप्रयोग हैं। व्यावहारिक रूप से उनका विश्लेषण करना आसान है। उनमें से कुछ को इस प्रकार सूचीबद्ध किया गया है। कॉलम में सबसे कम स्थिति में मौजूद संख्याओं को घटाने के लिए इन घटावों को प्राथमिकता दी जाती है। प्रोसेसर में मौजूद अंकगणित और तर्क इकाई (एएलयू) घटाव के लिए इस इकाई को पसंद करती है। ध्वनि में विकृतियों को कम करने के लिए इनका उपयोग किया जाता है। आवश्यक ऑपरेशन के आधार पर आधे सबट्रैक्टर में ऑपरेटरों की संख्या बढ़ाने या घटाने की क्षमता होती है। एम्पलीफायर में आधे सबट्रैक्टर का उपयोग किया जाता है। ऑडियो सिग्नल प्रसारित करते समय इनका उपयोग विकृतियों से बचने के लिए किया जाता है। इस प्रकार, यह सब कुछ है आधा घटाव सर्किट। वास्तविक समय की स्थितियों में अर्ध-घटक का उपयोग करके कई संख्या में बिट्स घटाना नहीं किया जा सकता है। फुल सबट्रैक्टर का उपयोग करके इस कमी को दूर किया जा सकता है।

पिछला:हाफ एडर क्या है: सर्किट आरेख और उसके अनुप्रयोग

अगला:हॉल प्रभाव क्या है: कार्य करना और उसका प्रयोग

एक संदेश छोड़ें

संदेश सूची

टिप्पणियां लोड हो रहा है ...